FPGA Systems

13 окт 2023 в 13:43

FPGA-Systems Magazine :: ALFA :: Умножай эффективно. Алгоритм Карацубы. Прямая реализация.

В заметке приведен вариант прямой реализации алгоритма умножения, предложенный в далеком 1960 году Анатолием Карацубой

Нужен уровень:

Logic Gate

04 окт 2023 в 08:32

FPGA-Systems Magazine :: ALFA :: set set set; #это не только легально, но и полезно

В заметке приведены
некоторые трюки, которые позволят облегчить процесс отладки Tcl скриптов,
разрабатываемых вами для автоматизации процесс

Нужен уровень:

Logic Gate

14 июл 2023 в 16:26

Алгоритм Луна или что общего между банковской картой, IMEI и вагоном РЖД?

Что общего между банковской картой, IMEI телефона и вагоном РЖД? И причем здесь FPGA

Нужен уровень:

Logic Gate

11 апр 2023 в 13:49

Материалы слета FPGA-Systems 2023.1 в Санкт-Петербурге

Видео выступлений и презентации

Нужен уровень:

Logic Gate

03 апр 2023 в 08:31

Материалы слета FPGA-Systems 2023.1 в Москве

Нужен уровень:

Logic Gate

10 дек 2022 в 12:34

Основы статического временного анализа. Часть 6: Multicycle Path Constraint.

Нужен уровень:

Logic Gate

08 дек 2022 в 08:07

Introduction to the UVM

Презентации и файлы для лабораторки здесь

Автор ограничил возможность комментировать этот пост.

07 дек 2022 в 11:59

Презентации и примеры к видео с VerificationAcademy

Материалы и презентации к видео курсам с VerificationAcademy Видео доступны на сайте fpga-systems.ru/verificationacademy

Нужен уровень:

1-bit adder

27 окт 2022 в 17:10

Основы статического временного анализа. Часть 5: False Path Constraint.

В статье представлен временной анализ передачи сигналов между двумя тактовыми доменами. Показано несколько способов исключения путей из врем

Нужен уровень:

1-bit adder

19 окт 2022 в 09:30

Демистификация сбросов: синхронные, асинхронные и другие соображения по проектированию... Часть 1

Демистификация сбросов: синхронные, асинхронные и другие соображения по проектированию... Часть 1 PDF верия статьи

Нужен уровень:

1-bit adder

Introduction to the UVM

Уровни подписки

Logic Gate

1-bit adder

8-bit mult

3x3 Systolic array