FPGA Systems

FPGA Systems 

Информационно-образовательный портал про FPGA/ПЛИС

82subscribers

20posts

goals1
$91.16 of $126 420 raised
Неограниченная цель для выпуска FPGA журнала в бумажном виде
Feb 01 2025 01:23

Tcl: отображаем значение константы в Vivado Block Design

Если вас так же как и меня бесит, што значение константы не отображается в Block Design рядом с блоком, то эта процедура для вас
Level required:
Logic Gate
tcl
tips-n-tricks
vivado
block design
Go to all posts
Next post
Tcl: отображаем границы вектора, который вырезает slice в Vivado Block Design
Feb 04 2025 03:16
Previous post
ЭТАП ПРОТОТИПИРОВАНИЯ В МАРШРУТЕ РАЗРАБОТКИ СНК. ЦЕЛЬ ЭТАПА, СОСТАВНЫЕ ЧАСТИ ЭТАПА И ИХ РЕАЛИЗАЦИЯ.
Jan 29 2025 07:33
Subscription levels5

Зайти на стрим

$0.13 per month

Logic Gate

$2.1 per month

1-bit adder

$4.3 per month
Поддержка коммунити
Закупка отладок, книг 
Вознаграждение авторам
Да и просто вождю за хлопоты
+ chat

8-bit mult

$8.5 per month
+ chat

3x3 Systolic array

$12.7 per month
+ chat
Go up